Archivo:MIPS Architecture (Pipelined).svg
Ir a la navegación
Ir a la búsqueda
Tamaño de esta previsualización PNG del archivo SVG: 800 × 500 píxeles. Otras resoluciones: 320 × 200 píxeles | 640 × 400 píxeles | 1024 × 640 píxeles | 1280 × 800 píxeles | 2560 × 1600 píxeles.
Archivo original (archivo SVG, nominalmente 800 × 500 píxeles, tamaño de archivo: 56 kB)
Resumen
| Descripción |
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture). |
||
| Fecha | |||
| Fuente | Trabajo propio | ||
| Autor | Inductiveload | ||
| Permiso (Reutilización de este archivo) |
|
||
| Otras versiones | rkrkgkf | ||
| SVG desarrollo |
.svg){kind=link}
Historial del archivo
Haz clic sobre una fecha y hora para ver el archivo tal como apareció en ese momento.
| Fecha y hora | Miniatura | Dimensiones | Usuario | Comentario | |
|---|---|---|---|---|---|
| actual | 18:08 22 ene 2009 | | 800 × 500 (56 kB) | wikimediacommons>Inductiveload | {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So |
Usos del archivo
La siguiente página usa este archivo:
.svg){kind=link}